フラッシュメモリの構造の違い

NAND型とNOR型のフラッシュメモリの構造の違いについて、ちょっと気になったので調べてみた。よく言われるのは、お互いのメモリの性質がずいぶん異なるということである。たとえば、NAND型は、ブロック単位でしか読めないとか、安価にできる。そして、NOR型は、ビット単位で読める。しかし、NANDより高い。
何で、このように違うのかなということでちょっと調べてみた。
はじめに、フラッシュメモリの記憶素子であるが、制御ゲートとシリコン基盤からなるMOSトランジスタにおいて、間に浮遊ゲートを設けた構成をとるトランジスタである。この構成をとることにより、電圧がなくなっても、浮遊ゲートに電荷が保持される。(下記資料図２参照)
次に、NANDやNOR型の名前の由来であるが、どうやらNMOSで論理回路を構成する場合と、同等の構成であるため、この名前になっているらしいことがわかった。フラッシュメモリにおける同等回路の図は、下記資料の図6、図7にある。このため、NAND型は、NOR型と大きく異なり、ソースとドレインが直結することができる。このたこれらの線がメモリセルで共有でき、セルあたりのメモリサイズが縮小できる。同じプロセスルールで、大体半分くらい面積が減る。
また、NANDでは、読み出しが遅くなってしまうのも、この回路構成のためであると、記述がある。(図11)要は、シーケンシャルにしか読めないらしい。
http://www2.fed.or.jp/pub/fed_j/pdf/v11n3_08.pdf
���{�_���Q�[�g
頭脳放談：第49回 人類の未来は1Wの消費電力削減から - ＠IT